课题责任人：王超

研究目标和研究内容：

近年来，深度学习相关应用对传统的计算机体系结构和系统软件提出了全新的挑战，传统的同构并行系统已经无法满足日益增长的数据密集型应用需求。本项目将基于FPGA（现场可编程门阵列）的异构可重构计算技术与传统并行系统设计方法相结合，构建面向深度学习应用的异构加速器系统平台。本课题基于FPGA的高效能以及可重构等特点，将深度学习的过程划分为软硬件计算任务序列，并为程序员提供统一的中间件支持及简便易用的编程框架，使FPGA中集成的异构加速器对上层应用保持透明。本课题的开展对提升面向深度学习应用的数据级并行和改善系统效能具有重要理论意义和广泛的应用价值。围绕上述本课题的研究目标，主要研究内容如下：

（1）构建基于CPU+FPGA的异构可重构原型系统，采用该系统可以对深度学习算法分析、软硬件划分、硬件加速、编程框架等进行验证和评估。

（2）围绕深度学习算法的特征，在基于FPGA的异构可重构计算平台上构建中间件调度系统，实现任务的软硬件划分及通信机制。

（3）基于平台的异构、可重构等特征，抽象出高效易用的编程框架，该编程框架可以为用户屏蔽硬件实现及任务划分细节。